Error:Illegal output or inout port connection (port 'CLK')

在使用modelsim模擬時出現的錯誤訊息
Illegal output or inout port connection (port 'CLK')
看起來是說Input跟output的連結有問題
查過之後發現問題出在
在電路設計的檔案中
CLK是宣告為
ouput CLK;
在測試檔中
則是
reg clk
modulename XXX(.CLK(clk).....);
將宣告為reg的腳位接置OUTPUT是不被允許的

將設計檔中改為input即可。